![[identity profile]](https://www.dreamwidth.org/img/silk/identity/openid.png){kind=small}
svkior.livejournal.com posting in ![[community profile]](https://www.dreamwidth.org/img/silk/identity/community.png){kind=small}
engineering_ruНашел тут интересный проект.
Парни из Scarab Hardware сделали платку для школьников и энтузиастов в размер кредитной карты:
На борту:
В комплекте с платой идет упрощенная IDE, которая поддерживает создание проектов,
вызов Xilinx XST, Xilinx Place&Route, Заливка прошивки в плату.
Также в комплект поставки входят рабочие примеры:
https://www.kickstarter.com/projects/1812459948/minispartan6-a-powerful-fpga-board-and-easy-to-use
Я свои 30 серебрянников пожалуй отдам, уж больно платка удобная и со всем, чем нужно на борту для экспериментов.
Ps. Народ уже собрал больше $11к при требуемых семи с полтинной.
Парни из Scarab Hardware сделали платку для школьников и энтузиастов в размер кредитной карты:
На борту:
- Spartan6 LX9
- USB JTAG
- USB 2.0 Slave 480 Mbit/s
- HDMI
- 8-ми канальный 8-ми битный АЦП 1 Мегавыборка в сек
- 32МБайта SDRAM
- 64МБит SPI Flash
- Разъем MicroSD
- Стерео Аудио Выход с SigmaDelta ЦАП
- 24 канала дискретного ввода-вывода
- 8 Светодиодов
В комплекте с платой идет упрощенная IDE, которая поддерживает создание проектов,
вызов Xilinx XST, Xilinx Place&Route, Заливка прошивки в плату.
Также в комплект поставки входят рабочие примеры:
- Логический анализатор
- Мультимедиа плейер
- Эмулятор игровой консоли
- Эмулятор Arduino
- Стереокамеру
https://www.kickstarter.com/projects/1812459948/minispartan6-a-powerful-fpga-board-and-easy-to-use
Я свои 30 серебрянников пожалуй отдам, уж больно платка удобная и со всем, чем нужно на борту для экспериментов.
Ps. Народ уже собрал больше $11к при требуемых семи с полтинной.
![[personal profile]](https://www.dreamwidth.org/img/silk/identity/user.png){kind=small}
no subject
Date: 2014-06-04 08:29 pm (UTC)no subject
Date: 2014-06-04 08:36 pm (UTC)no subject
Date: 2014-06-04 08:44 pm (UTC)что за чип они используют для перепрошивки через USB?
no subject
Date: 2014-06-04 08:45 pm (UTC)no subject
Date: 2014-06-04 08:46 pm (UTC)no subject
Date: 2014-06-04 08:53 pm (UTC)В моей конторе подобные платки используются для трех вещей:
1. Делают макеты серийных изделий и отлаживают функционал прибора перед тем, как разводить плату для серийного изделия
2. Используют для изготовления единичных устройств
3. Используют в комплексах проверочной аппаратуры для тестирования готовых серийных изделий перед упаковкой.
no subject
Date: 2014-06-04 08:54 pm (UTC)no subject
Date: 2014-06-04 09:04 pm (UTC)Я постоянно шью Spartan через GPIO ARM.
По моему в 504-м XAPPе все написано.
Если сами не найдете, можете написать мне в личку - куском кода поделюсь.
Там стоит FTDI конвертер USB в FIFO + 4 ноги GPIO.
FIFO подцеплена ножками к ПЛИСу.
GPIO - к JTAG. Собственно ничего особенного.
У меня похожее решение в плате, которой лет уж 5 наверное.
no subject
Date: 2014-06-04 09:08 pm (UTC)1. Снимаете видео c креативной идеей
2. Размещаете на кикстартере (www.kickstarter.com)
3. Народ смотрит и, если видео нравится - инвестирует в проект.
4. Profit
Вон, в позапрошлом году meteor.com набрал 11.3 млн. долларов.
no subject
Date: 2014-06-04 09:49 pm (UTC)спасибо, я нашел в инете проект для ардвино.
http://balau82.wordpress.com/2012/02/05/jtagwhisperer-arduino-as-a-xsvf-programmer/
мне пока не нужно, просто ня будущее.
no subject
Date: 2014-06-04 09:56 pm (UTC)no subject
Date: 2014-06-04 10:07 pm (UTC)таже хрень при включении питания.
Xilinx II.
можно как-то заставить делать ноль а не еденицу при включении. и чтобы оно запомнило при следующей перезагрузке?
а то на короткий момент при загрузке с flesh выдает еденицы..
а еще есть символ STARTUP_SPARTAN2.
там есть ввод GSR для того чтобы не городить свой ресет.
насколько я понимаю он делает ресет на те значения которые указаны в initial блоках.
практически нет информации по этому элементу, что делать с остальными пинами, оставлять неподключенными? как долго занимает этот ресет?
можно его использовать для PCI RST?
no subject
Date: 2014-06-04 10:08 pm (UTC)Посмотрите, к примеру:
http://www.kicktraq.com/projects/mrbeam/mr-beam-a-portable-laser-cutter-and-engraver-kit/
Очень много толковых проектов было запущено именно через kickstarter.
Некоторые команды с kickstarter были выкуплены корпорациями.
Лично я кикстартером пользуюсь для собирания идей
no subject
Date: 2014-06-04 10:14 pm (UTC)у меня куча друзей программистов тоже делают что-то похожее, встречаютыся с инвесторами, открывают стартапы, только я пока еще не видел ни одного кто бы на этом смог хоть немного заработать..
SEO тут притом, что нужна раскрутка проекта, пиар, и все такое.
no subject
Date: 2014-06-04 10:25 pm (UTC)там предлагается выбор из пяти стран, ни в одной из них я не живу:))
no subject
Date: 2014-06-04 10:31 pm (UTC)2. Что такое STARTUP_SPARTAN2 - не знаю. Работаю в основном со Spartan3, 3E, 3A, Virtex-5, Spartan-6.
3. Вы неправильно понимаете секцию initial. Эта секция нужна только для моделирования и не является синтезируемым подмножеством языка. Если вы хотите, чтобы регистры при ресете вставали в нужные значения, то нужно писать конструкции вида:
reg oSysOn;
always @(posedge iClk, posedge iRst)
if (iRst)
oSysOn <= 0;
else if (iTurnOn)
oSysOn <= 1;
else if (iTurnOff | LocalStr | RemoteStr)
oSysOn <= 0;
И заводить сигнал GSR как iRst.
В такой форме ресет разведется именно так, как нужно. Данная конструкция займет ровно 1 LUT и один регистр, сигнал сброса придет от GSR напрямую. Во всех остальных случаях будет лажа.
4. GSR - это специальный вход, который при помощи буферов разведен по всему кристаллу без заходов в коммутаторы связей. При этом, если конструкция always для сброса регистра выполнена асинхронно - то возможна коммутация этого сигнала на set или reset каждого триггера.
5. Советую вам изучить на простейших модулях (2 регистра, 3 регистра с минимальной логикой), топологию разведенного в ПЛИС при помощи хотя бы Xilinx-овского редактора топологии. Потому что Verilog - язык описания аппаратуры, создававшийся для создания ИС, а топологию ПЛИС придумали гораздо позже, чем Verilog. По этому, прямой, с точки зрения ИС, код абсолютно криво ложиться в ПЛИС и наоборот.
no subject
Date: 2014-06-04 10:35 pm (UTC)Гораздо интересней, на мой взгляд, выглядит решениие на Ethernet?
no subject
Date: 2014-06-04 10:40 pm (UTC)Я сам в себя инвестирую )))).
no subject
Date: 2014-06-04 11:53 pm (UTC)no subject
Date: 2014-06-05 12:32 am (UTC)no subject
Date: 2014-06-05 03:01 am (UTC)http://components-asiapac.arrow.com/file_system/intranet/MAR/ADRE/File/Hardware_Reference_Guide_for_BeMicro_CV_A2_v1.04.pdf
no subject
Date: 2014-06-05 03:22 am (UTC)no subject
Date: 2014-06-05 04:15 am (UTC)PS А зачем люди до сих пор используют Spartan-2?
no subject
Date: 2014-06-05 04:32 am (UTC)no subject
Date: 2014-06-05 06:10 am (UTC)но не суть. Я всю логику спроектировал уже с расчетом на active low, такчто на 'ти грабли я не наступил. А видел что там по умолчанию пулап.
2. STARTAP_SPARTAN3 и так далее тоже есть
3. Я знаю что она не синтезируется напрямую но значения инициализации которые устанавливаются там в процессе компиляции присваиваются к вводам INIT флипфлопов. которые загружаются после питания. и после GSR тоже.
4. какраз так писать не нужно, особенно в Xilinx:
http://www.eetimes.com/document.asp?doc_id=1278998
5. я уже пользуюсь FPGA Editor.