Как сделать PCI карту своими руками, Часть 1 (введение)

[vkorehovisback.livejournal.com]

Оригинал взят у vkorehovisback в Как сделать PCI карту своими руками, Часть 1 (введение)

Мне понадобился качественный интерфейс для CNC станка.
Сразу скажу что параллельный порт меня не устраивает. потому как качество его реализации сомнительное, контактов мало (всего 16 I/O, не помню сколько I и сколько O) и максимальная частота работы до 50 кгЦ, с сомнительными показателями по интерференции, крутизне фронтов, задержек, и т.д.
Для интерфейса с 6-осным станком, понадобится 24 дифференциальные пары контактов (6 диффпар на сигналы DIR, 6 диффпар на сигналы PULSE).
Кроме того я предусмотрел 12 цифровых TTL выхода (до 50ма) и 12 опто-изолированных цифровых входа общего назначения.
И того все это добро еле уместилось в SCSI коннектор 50 pin, который мне очень нравится.


Дальше самое главное, какой вариант реализации PCI карты выбрать, существует два пути:
1) Использовать готовый PCI чип какого-либо производителя.
2) Использовать FPGA.


Первый вариант я отбросил, потому что тогда реализация будет целиком зависеть от этого чипа, его глюков или их отсутствия.
т.е. мы будем всецело полагаться на кого-то учить их спецификацию, разбирать какой драйвер нужен, как его написать и т.д.

Второй вариант является немного более трудозатратным изначально, зато потом он дает больше пользы, потому как FPGA наверное самые универсальные устройства в мире, и с их помощью можно сделать практически любой интерфейс, с любым устройством, можно имплементировать практически любую схему и т.д.

Начнем с самого сложного, с шины PCI. Осложняется все тем, что спецификация закрытая, в интернете информации не много, но есть способ обойти буржуев.
Многие производители FPGA имеют и комплект стандартных реализаций различных интерфейсов за доп. плату (которую вменяемые люди конечно-же платить не будут), называется это все IP Core (Xilinx у других может отличаться, но идея таже)
что это такое? ну это вроде библиотеки для линковки кода.
IP Core может поставляться в виде непосредственно кода (Verilog ili VHDL) либо в виде специального закрытого нэтлиста (что-то вроде EDIF, но зашифрован, у каждого вендора свой формат и позволяет линковать их только используя их средства разработки)
Спасибо умельцам, которые четко взломали пакет Xilinx ISE 10.1, что позволяет получить доступ ко всем IP Core абсолютно бесплатно и на уровне исходного кода (что самое полезное для обучения)
Раздачу каждый может найти сам на известном торрент трекере.

Далее, есть сайт fpga4fun.com где рассказывается максимально сжато о всех особенностях FPGA и нет смысля дублировать эту информацию тут. Сайт рассказывает о FPGA двух лидеров на рынке: Xylinx и Altera.
Также вам потребуется изучить Verilog, но если вы уже программировали на каком-то языке, то это не составит большего труда.

Какой чип выбрать??
Я остановился на Xylinx Spartan xxx
Тут есть несколько подводных камней.
1) Совместимость с шиной PCI32 5V
2) Количество выходов которые можно коммутировать одновременно (называется SSO simultaneously switching outputs)
3) Тип корпуса: BGA или PQ (BGA сложнее паять, потребуется печь, либо хороший фен и удача)
4) Встроенный flash либо вынесенный в отдельный чип?
5) Максимальное время загрузки до получения первых сигналов с PCI

Совместимость с шиной PCI32 5V

Это наверное самое ответственное из всего. Вам предстоит сделать выбор, использовать ли вам чипы конвертации уровней сигналов всех I/O шины (около 50) и использовать современный FPGA (1.25V, 2.5V, 3.3V no 5V tolerant).
Либо использовать старый FPGA.
Для своего проекта я сделал выбор в пользу старого FPGA (Spartan II) и пока еще не пожалел.
Следует отметить, что использование чипов конвертации уровней вносит дополнительные сложности в проблему с SSO, потому как
такие чипы генерируют Overshotы и Undershotы напряжения и могут приводить к ошибкам.
Проблема SSO, питания и максимального времени загрузки FPGA для PCI32 3.3V:
http://www.xilinx.com/support/documentation/application_notes/xapp457.pdf
Наилучшее подключение Bus Switch для совместимости с 5V PCI (что является стандартом для домашних ПК):
http://www.xilinx.com/support/documentation/application_notes/xapp646.pdf
Проблему с overshot и undershot тут решают сместив уровень земли для чипов конвертера уровней.
Следует отметить особенно, что для увеличения числа SSO (также называется Ground bounce) применяют шунтирующий резистор в цели питания чипа, задавая ток "холостого хода" 50mA (резистор 34 ом, для питания 3.3V)
Такой резистор, либо низкоомную обратную связь для LDO я видел во ВСЕХ pci платах схемы которых мне удалось достать.

Количество выходов которые можно коммутировать одновременно (называется SSO: simultaneously switching outputs)

У каждого чипа и типа корпуса этот параметр разный и приводится в даташите.
Например в моем случае с типом корпуса PQ208 и моделью Spartan II для стандарта PCI разрешается использовать до 4х SSO на группу питания, которых всего 16 в устройстве (по две на банк, которых 8-мь)

Далее я взял константы которые поставлялись с IP Core PCI (версия 3.199) (*.ucf файл User Constants file)
И оказалось что они распределили все сигналы PCI на 4 банка (получается 32 SSO сигнала разрешено, в то время как для шины pci требуется порядка 40 сигналов у которых крутые фронты):
http://www.xilinx.com/support/documentation/application_notes/xapp457.pdf

• AD[31:0]
• CBE[3:0]
• PAR
• IRDY#, FRAME#
• REQ#

Кроме того банки заполнены неравномерно, что так-же нарушает Допустимый SSО.
С другой стороны IP Core прошла тестирование в такой конфигурации и я побоялся менять тут что-то.
рискуя не вложиться в тайминги PCI шины, из за особенностей внутренней архитектуры FPGA.
Поэтому я предпринял дополнительные усилия для увеличения SSO. Я поставил шунт (120 ом) нa выход каждого регулятора напряжения питания, хорошие байпас конденсаторы, многослойную печатную плату с отдельным слоем для земли и т.д.
Также следует думать тут об удобном расположении выводов для трассировки печатной платы!

Тип корпуса: BGA или PQ

Я выбрал PQ208, BGA имеет большее преимущество (вдвое выше SSO), но есть риск не запаять в домашних условиях, еще может быть закорочен какой-либо контакт из за смещения чипа, что опасно для вашей материнской платы!.

Встроенный flash либо вынесенный в отдельный чип? и Максимальное время загрузки до получения первых сигналов с PCI

Тут я первый раз пожалел что связался со старой линейкой чипов а не выбрал новую Spartan 3AN (со встроены флешем)
Оказалось что для каждой модели Spartan II есть свой чип программируемый через JTAG.
Он оказался довольно дорогим, и чувствуется что его скоро перестанут продавать.
XC18V01 (1 мегабайт флеша в моем случае)
Как его подключить к FPGA Spartan II, есть в даташите.
Возможно либо серийный интерфейс либо параллельный, под управлением внутреннего такта FPGA либо внешнего!, я выбрал серийный под управлением FPGA, т.е. сигнал кола генерирует сам FPGA и после окончания загрузки переходит в рабочий режим.
Частота загрузки конфигурации 66Мгц, для PCI32 5V это достаточно чтобы уложиться в 1.1 секунду (PCI32 5V 32Mhz) для загрузки полной конфигурации. однако в моем проекте будет использоваться лишь небольшая часть конфигурационного пространства.

Ну вот вроде и все, скоро выложу печатную плату и схему, в следующей части.
Потом будет софт и наша PCI карта готова.

Comments

[soldatovdd.livejournal.com]

Пост про то, как изобрести костыль.

[1500py470.livejournal.com]

Пост воспитывает уважение к труду разработчика, даёшь больше верилога! Лучшей первомайский пост!

[serokoy.livejournal.com]

> Осложняется все тем, что спецификация закрытая
Почему? Скачивается легко. Протокол простой...

> рискуя не вложиться в тайминги PCI шины
На современных ПЛИС это надо постараться... Тайминги на PCI перестали беспокоить (меня) на ПЛИС уже лет 10 как. 33МГц, правда, ещё не 66.

[vkorehovisback.livejournal.com]

где можно скачать? не поделитесь ссылкой?
мне нужна стандартная PCi 2.1 вроде, та, которая в ПК.

[vkorehovisback.livejournal.com]

>На современных ПЛИС это надо постараться... Тайминги на PCI перестали беспокоить (меня) на ПЛИС >уже лет 10 как. 33МГц, правда, ещё не 66.
на Spartan II не будет беспокоить? я не знаю, поскольку я это делаю первый раз, решил перестраховаться.
если реализовывать без пропусков клоков?? 11ns и 7ns
http://www.fpga4fun.com/PCI2.html

Most PCI cores are complex enough that the Tsu is impossible to meet without registering the inputs right in the IO blocks. Tco is also hard to meet without doing the same for the outputs.
But these registers add latencies to the design. The above code is simple enough that IO block registers are not required.

The code was tested using the Dragon board and Xilinx's ISE software.
It gives something like:

Timing summary:
---------------

Timing errors: 0 Score: 0

Design statistics:
Minimum period: 9.667ns (Maximum frequency: 103.445MHz)
Minimum input required time before clock: 5.556ns
Minimum output required time after clock: 10.932ns

Clock frequency was largely met (103MHz against 33MHz).
Tsu was met by a large margin (5.556ns against 7ns) while Tco was barely met (10.932ns against 11ns) on the PCI_DEVSELn and PCI_TRDYn signals.
Tco would not have been met on the AD bus if the IO address had to be auto-incremented on burst reads. Since the address is static, and since (for read cycles only) the PCI bus requires a turnaround cycle after the address phase, the data has an extra clock cycle to get ready. Without it, the Tco was around 13ns, so above the maximum 11ns. But with the extra clock cycle, we actually meet the timing by a 28ns slack (=margin), which is very comfortable.

The only timing that was not met is the input hold-time (0nS), which was hopefully low enough (0.3nS for the worst violator). But Xilinx doesn't support a way to constraint the hold-time, maybe because using IO block registers guaranties "by design" (of the FPGA) a 0ns hold-time.

[vspvsp.livejournal.com]

Автор надеется "дёргать ножками" через PCI быстрее, чем 50 кГц LPT? т.е. 20 мкс?

Даже через драйвер в режиме ядра не гарантия, что сможет быстрее, чем 20-100 мкс сделать (ну время ISR/DPC) и то при условии, что в это время всё остальное вообще замрёт.

[vkorehovisback.livejournal.com]

да, быстрее, можно сделать memory mapped IO, минимизировать переключения контекстов.
я еще не ходил смотреть API для mach3

[sitlar.livejournal.com]

Я вот тоже подумал. Намного проще было бы передавать данные параллельно через USB на микроконтроллер, который в свою очередь будет дергать за все 50 ног.

[suvorow-.livejournal.com]

Я делал 3 МГц ещё в 1997 году. Latency может быть довольно большой, но в пересылке проблем нет. в L-Card-е мы делали плату с АЦП 14 бит 3 МГц, и на входе стоял мультиплексор на 8 каналов, и можно было им управлять напрямую, т.е. принимали 3 мегаслова в секунду и успевали коммутировать мультиплексор после каждого сэмпла. Т.е. можно было делать так - 1,2,1,3,1,4,1,5, дальше по циклу. Т.е. с 1 входа данные идут со скоростью 1,5 MSPS, а со 2, 3, 4 и 5 - вчетверо реже.
а сейчас шина PCI просто устарела.
Проще и дешевле сделать USB plug. Правда, там тоже с Latency проблемы, и даже более зверские.

[dimorlus.livejournal.com]

А микроконтроллер с USB не проще?

[vkorehovisback.livejournal.com]

если только USB3, нужно минимизировать задержку.
опыт с FPGA намного ценнее чем с любым микроконтроллером.
если скорость CNC быстрая то он должен управляться 160кГц, бывает и выше, крутизна фронтов определяет точность также, лучше чтобы запас был по частоте. не каждый микроконтроллер подойдет и почти ни один микроконтроллер не делает параллельную обработку сигналов, получится накапливаемая задержка.

[ed-jan-lt.livejournal.com]

Для России - очень полезный пост. Но лучше было начать с темы "как изобрести виндовс", это быстрее станет актуальным. :)

[bantaputu.livejournal.com]

Хорошо. А что пилить будете 6 осями?

[vkorehovisback.livejournal.com]

да все что угодно, что масса станка позволит

[vspvsp.livejournal.com]

А вообще учитесь "дёргать ножками" и писать программы так, как этот дядька:

"Craft by lft"

http://www.youtube.com/watch?v=sNCqrylNY-0

Здесь формируется цветной RGB со всякими синхронизациями плюс музицирует таймерами.

Исходники прилагаются.

А то обилие ресурсов расслабляет ;)

Есть вариант и с PAL-версией, с формированием ПЦТС 0_o:

http://www.youtube.com/watch?v=sCN1bqRG-7o

[dimorlus.livejournal.com]

Трудное детство, восьмибитные игрушки.

Чем Ардуино не устраивает?

[videocontroler.livejournal.com]

> Мне понадобился качественный интерфейс для CNC станка

Чем Ардуино не устраивает? Просто не знакомы? Это электронный конструктор такой, платформа предназначенная чтобы управлять разными устройствами и считывать показания датчиков. Там роботами, станками с ЧПУ, автоматами разными, чем угодно. Всяких датчиков, приводов, интерфейсов, контроллеров к ней понаделана куча. Берите да втыкайте их просто. Ничего не надо изобретать, паять. Просто втыкаете да пишите программу, которая этим будет управлять.

[koshovske.livejournal.com]

1 В нем много лишних деталей, которые увеличивают стоимость конечного продукта.
2 Встроенный язык скетчей плох для профессиональных задач (лишнее место в памяти, неоправданная длительность выполнения команд)

но направление в сторону микроконтроллеров верное

[kulibin-d.livejournal.com]

оболочка содержит неотлавливаемые глюки, машинный код на выходе просто ужасен! для серьёзных вещей надо писать на ассемблере - код в разы компактнее и без сюрпризов.

[kulibin-d.livejournal.com]

Если на компе какой нить *nix - ещё может быть, а вот винда не является системой реального времени. Проходили это. Управляющая прога была на TurboPas 7 - пока она была большой простынёй, всё более менее работало, как только её причесали, разнесли по процедурам - привод начал чудить. Оказалось, при вызове процедур винда перехватывает управление на опрос мыши, клавы и прочей периферии. "Простыня" просто вешала комп насмерть, но работала.

Утопично реализовывать низкоуровневый привод на большом брате. Лучше сделать внешний контроллер по принципу того же дисковода: комп даже на уровне прерываний BIOS знает только "поместить головку на такой то сектор, считать информацию/записать информацию". Сколько шагов должен сделать двигатель, как он калибруется при запуске - этим ведает контроллер, у которого нет проблем с задержками и реальным временем. Ардуина со своей костыльной оболочкой тоже не пойдёт - тут надо курить ассемблер. Тогда и небольшую очередь команд можно реализовать, и обычного USB для управления хватит. Ну и бонусами кроссплатформенность и защищённость от копирования, если хочется выйти на серьёзный уровень. А так - бомжизм какой то. Проще у китайцев купить, вполне сносно работает.

[dimorlus.livejournal.com]

Только ассемблер - это C[++], тогда и кроссплатформенность, и прочие плюшки, вроде готового USB стека.

[vkorehovisback.livejournal.com]

вам наверное будет интересно узнать что в менеджере задач можно назначить приоритет Realtime.
кстати у "винды" намного лучше поддержка риалтайма на уровне ядра чем у Unix...
у современного линуха без RT Patches задержка обработки прерываний прядка 5000 циклов процессора.

[vkorehovisback.livejournal.com]

вы такой умный, видимо сами напишете софт для CNC??
аля Mach3 ?

[serbod.livejournal.com]

Это похоже на переделку гоночного мотоцикла под мотокультиватор. =) Эффектно, но не эффективно. Выше верно пишут про контроллеры - проще взять готовый синхронный контроллер, чем превращать в синхронный контроллер целый ПК для этого совсем не предназначенный. Но мне интересно, что же из этого получится. =)

[vkorehovisback.livejournal.com]

что получится, что получится...
скептики будут посрамлены!

[vasiapetechkin.livejournal.com]

а теперь представим, что нужно взять ноутбук и настроить(управлять) станок(ом) где-нибудь, где неудобно это делать стационарным компом